分压器电路
电路图
图 1.1 - 电路图
描述
我们设计了两个分压器电路。一个用于将 12V 电源转换为后续电压比较器的 6V 参考电压(Vref);另一个用于生成电压比较器的输入电压(Vin)。该输入电压通过分压器电路由光敏电阻(LDR)的电阻值决定。
分析
计算 Vref,已知
- Vbus=12 V
- R1=1 kΩ
- R2=1 kΩ
步骤 1:计算该支路的总串联电阻
Rtotal=R1+R2=1k+1k=2 kΩ步骤 2:支路电流(欧姆定律)
I=RtotalV=200012=0.006 A=6 mA步骤 3:中点电压(Vref)
Vref 是 R2 两端的电压(因为它是从中点到地的电阻):
Vref=I⋅R2=(6 mA)(1 kΩ)=6 V或者:Vref=12⋅R1+R2R2=12⋅21=6 V
计算 Vin,已知:
- Vbus=12 V
- R3=1 kΩ
- RLDR=2 kΩ
步骤 1:计算该支路的总串联电阻
Rtotal=R3+RLDR=1k+2k=3 kΩ步骤 2:支路电流
I=300012=0.004 A=4 mA步骤 3:中点电压(Vin)
Vin 是底部电阻(LDR)两端的电压:
Vin=I⋅RLDR=(4 mA)(2 kΩ)=8 V或者:Vin=12⋅R3+RLDRRLDR=12⋅32=8 V
仿真
使用以下配置运行 LTSpice
图 1.2 - 仿真
我们得到以下结果
1
2
3
4
5
6
7
8
9
|
--- Operating Point ---
V(vbus): 12 voltage
V(vref): 6 voltage
V(vin): 8 voltage
I(R1): 0.006 device_current
I(R2): 0.006 device_current
I(R3): 0.004 device_current
I(Ldr): 0.004 device_current
I(V1): -0.01 device_current
|
实验
使用以下设置
图 1.3 - 实验
我们按初始设计使用 12V 直流电源供电。
图 1.4 - 实验
然后测量得到 Vref=6.066 V
图 1.5 - 实验
以及 Vin=7.967 V
图 1.6 - 实验
讨论
以下是手工计算、LTspice和台架测量的对比,以及测量值与设计目标的百分比误差。
| 节点 |
设计值(计算) |
LTspice 工作点 |
测量值 |
绝对误差(测量 − 设计) |
% 误差 |
| Vref |
6.000 V |
6.000 V |
6.066 V |
+0.066 V |
+1.10% |
| Vin |
8.000 V |
8.000 V |
7.967 V |
−0.033 V |
−0.41% |
两个测量电压都非常接近理想分压器预测值(约**±1.1%**以内)。LTspice 完全匹配,因为它使用理想元件值,除非添加公差。
为什么测量值与理想值不同(最可能的原因)
-
电阻公差(Vref 的主要误差源)
使用两个"1 kΩ"电阻时,仅当 R1=R2 时,Vref 才恰好为 6 V。
如果 Vbus=12 V 精确,我测量的 Vref=6.066 V 意味着比率略有偏差:
R1R2≈1.022
R2 比 R1 大约 2.2%,对于常见的 5% 电阻(甚至 1% 电阻取决于配对)完全合理。
-
LDR 不是固定的 2 kΩ(随光照和温度变化)
使用我测量的 Vin=7.967 V,R3=1kΩ,和 Vbus=12 V,推断的 LDR 值为:
RLDR=R3Vbus−VinVin≈1k⋅12−7.9677.967≈1.98kΩ
因此,测量时 LDR 的值基本上为**~1.98 kΩ**,这解释了为什么 Vin 非常接近 8 V。
运算放大器作为比较器
电路图
图 2.1 - 电路图
描述
这部分是一个电压比较器。之前由分压器电路生成的 6V 参考电压与信号一起输入到 OP37 运算放大器。一旦包含 LDR 的分压器电路的信号输出超过 6V,最终输出变为高电平(点亮 LED),反之亦然。
分析
步骤 1:使用分压器结果(运放的输入)
根据我之前的值(并假设理想运放输入不汲取电流,因此分压器不会被加载):
步骤 2:比较运放输入极性
根据图中的连接:
- 顶部输入是"−"(反相端),连接到 Vref
- 底部输入是"+"(同相端),连接到 Vin
因此:
V+=Vin=8 V,V−=Vref=6 V步骤 3:理想运放输出行为(开环比较器)
对于理想运放(无限开环增益):
- 如果 V+>V− ⇒ 输出驱动到正电源轨
- 如果 V+<V− ⇒ 输出驱动到负电源轨
此处:
V+−V−=8−6=2 V>0
因此输出变为高电平。
步骤 4:输出电源轨值
运放供电为:
- +V=Vbus=12 V
- −V=0 V(地)
因此,仅基于理想运放:
Vout=12 V(高电平)实际的 OP37 行为可能无法完全摆到电源轨。
仿真
图 2.1 - 仿真
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
|
--- Operating Point ---
V(vbus): 12 voltage
V(vref): 6.57209 voltage
V(vin): 7.23722 voltage
V(vout): 11.1378 voltage
I(R1): 0.00542791 device_current
I(R2): 0.00657209 device_current
I(R3): 0.00476279 device_current
I(Ldr): 0.00361861 device_current
I(V1): -0.0127152 device_current
Ix(u1:1): 0.00114418 subckt_current
Ix(u1:2): -0.00114418 subckt_current
Ix(u1:3): 0.00252446 subckt_current
Ix(u1:4): -0.00253246 subckt_current
Ix(u1:5): -1.02757e-11 subckt_current
|
实验
使用以下设置
图 2.2 - 实验
我们按初始设计使用 12V 直流电源供电。
图 2.3 - 实验
然后测量得到 Vout=11.454 V
图 2.4 - 实验
讨论
以下是 OP37 用作比较器时的计算值与 LTspice 值与测量值对比,以及%误差。
比较器节点电压(含误差%)
| 节点 |
理想值 |
LTspice 工作点 |
测量值 |
绝对误差 |
% 误差 |
% 误差 |
| Vref |
6.000 V |
6.572 V |
— |
— |
— |
— |
| Vin |
8.000 V |
7.237 V |
— |
— |
— |
— |
| Vout |
12.000 V |
11.138 V |
11.454 V |
+0.316 V |
+2.84% |
−4.55% |
这说明:
- 我测量的输出非常接近 LTspice OP37 模型(仅比仿真高 2.84%)。
- 输出低于 12 V,因为 OP37 不是轨到轨输出,且输出摆幅取决于负载电流和裕度。
为什么 LTspice 显示"奇怪"的 Vref 和 Vin(6.57 V 和 7.24 V)
在理想比较器假设下,输入汲取的电流约为 0,因此分压器保持在恰好 6 V 和 8 V。
但我的 LTspice 工作点报告显示:
- I(R1)=5.4279 mA 而 I(R2)=6.5721 mA
- I(R3)=4.7628 mA 而 I(LDR)=3.6186 mA
这些不匹配意味着分压器中点被加载,加载量为:
Iload≈6.5721−5.4279=1.1442 mA
(另一个分压器上也出现相同的 1.1442 mA)
输入钳位效应
OP37 在其输入之间具有背对背输入保护二极管,如果差分输入超过 ~0.7 V,这些二极管会导通,您必须限制电流。
理想差分应为:
Vin−Vref=8−6=2 V
这远高于 ~0.7 V,因此在实际器件(和许多宏模型)中,输入保护网络可以导通并有效地将两个输入节点相互拉近,这正是我的仿真显示的:
- LTspice 差分变为
7.237−6.572=0.665 V
正好在二极管钳位区域附近
由于我的分压器电阻仅为 1 kΩ,即使 ~mA 的钳位电流也会使节点电压移动数百 mV,解释了 Vref 和 Vin 中约 ±0.57 V 的移动。
总结
- 比较器输出行为正确:由于 Vin>Vref,OP37 将 Vout 驱动为高电平,我测量得到 11.454 V,接近仿真的 11.138 V(2.84% 误差)。
- 输出未达到 12 V,因为 OP37 输出摆幅受限(非轨到轨),且取决于负载/裕度。
- LTspice 显示输入节点移动,因为在开环比较器使用中,输入差分可能超过内部保护二极管阈值;然后模型允许输入钳位电流(~1.14 mA),这加载了 1 kΩ分压器并使 Vref 上升、Vin 下降。